| 논문내용 |
메모리의 용량이 급속도로 증가함에 따라 결함의 빈도 또한 높아지고 있다. 결함이 있다면 어쩔 수 없겠지만 적은 결함이 발생한 경우에는 해당 다이를 사용안하는 것보다 수리해서 사용하는 것이 메모리 생산 업체 입장에서는 보다 효율적이고 원가 절감 차원에서 필수적이다. 기존의 RA process는 최종적으로 치료할 수 없는 경우도 main 셀의 결함 유형의 분석이 모두 끝난 후에 알 수 있다. 그러나 CRA(Correlation Repair Algorithm) 시뮬레이션은 이미 fail 유형의 분석이 끝나 있기 때문에 Correlate 결과만 만족하면 바로 결함 유형 분석을 마칠 수 있다. EDS(Electrical Die Sort)에서 Test time을 비롯한 RA process time은 비용에 직결된다. 반도체 산업의 특성상 메모리의 용량은 갈수록 높아져 가고 상대적으로 용량 당 단가는 낮아질 수밖에 없다. 그리고 용량이 높아져 감에 따라 fail 유형도 더욱 다양해 질 수밖에 없기에 CRA 시뮬레이션이 RA process time 절감에 새로운 대안이 될 수 있다고 하겠다. |
자료실 > 논문지 
발간년도 : [2011]
